第1143章 模块化销售（1 / 2）
请关闭浏览器的阅读/畅读/小说模式并且关闭广告屏蔽过滤功能，避免出现内容无法显示或者段落错乱。
周立峰开始进入状态，语速加快。
“现在行业内都知道，华兴海思能设计出顶尖的芯片，靠的不是Synopsys、ce他们的最新版工具，而是我们自己的‘华兴EDA’。
这就产生了强大的标杆效应和好奇心。
很多客户，尤其是国内那些被‘卡脖子’卡怕了的公司，几乎是主动找上门来，想看看我们到底有什么‘神仙法宝’。”
陈默微微点头，这一点在他的预料之中。
技术上的绝对领先，是最好的市场敲门砖。
周立峰继续道：
“我们的EDA工具链，覆盖了芯片设计的全流程，这一点已经得到了海思项目的充分验证。
为了销售和客户理解的方便，我们参照行业惯例，也把我们庞大的工具链划分成了三大类模块来推向市场。”
他拿出随身携带的平板电脑，快速调出资料，但没有直接递给陈默，而是用语言清晰地阐述：
“第一大类，是前端设计。主要涉及芯片的逻辑和功能设计，包括：
设计与输入工具：支持Verilog、VHDL等硬件描述语言，也集成了我们自己开发的一些高效建模环境。
逻辑综合工具：能把设计师的RTL代码，高效地转换成基于特定芯片工艺库的门级网表，这是决定芯片性能、面积和功耗的关键一步。
功能仿真与验证工具：包括动态仿真和静态时序分析，确保芯片在流片前，逻辑功能是正确的，时序是满足要求的。
我们的混合仿真速度，在部分场景下已经超越了传统三巨头的工具。
形式验证工具：这是高端芯片设计的刚需，用数学方法证明设计在不同阶段（比如RTL和网表之间）的功能一致性，比仿真更彻底，可靠性极高。”
陈默听着，偶尔端起茶杯喝一口，没有说话。
“第二大类，是后端设计，也就是芯片的物理实现。
这是最难，也是技术壁垒最高的部分，直接决定了芯片能不能制造出来，性能如何。包括：
布局规划工具：规划芯片核心（Die）的大小，各个功能模块的位置，以及输入输出和电源接口的摆放。
布局工具：把综合后成千上万个逻辑门，合理地放置在芯片版图上。
时钟树综合工具：构建时钟网络，确保时钟信号能同步、低偏差地到达每一个需要它的时序单元，这是芯片稳定工作的基础。
布线工具：用金属线把所有放置好的单元，按照电路逻辑连接起来。我们的布线工具在先进工艺下，绕线能力和时序优化效果非常突出。
物理验证：这是保证流片成功的‘守门员’，包括：
DRC（设计规则检查）：确保版图符合晶圆厂的制造工艺规则。
LVS（版图与电路一致性检查）：确保画出来的版图，和设计的电路网表是完全一致的。
ERC（电气规则检查）：检查潜在的电气问题。
寄生参数提取工具：从完成的版图中提取导线带来的电阻、电容等寄生效应，用于更精确的时序和功耗分析。”
周立峰如数家珍，对这些专业性极强的术语没有丝毫滞涩，显示出他为了做好EDA的销售，下了极大的功夫去钻研和理解。
↑返回顶部↑